PSpice-Home

über PSpice

Simulation und
Messung im
Vergleich

PSpice-Beispiele
Gleichrichter
Spannungs-
verdoppler
Spannungs-
stabilisierung
BJT-Grund-
schaltungen
Fet-Grund-
schaltungen
OpAmp-Grund-
schaltungen
Kippstufen
NF-Endstufen
Oszillatoren
Filter
Regler und
Regelstrecken
Kennlinien
Konstantstrom-
quellen

Regelungstechnik
mit PSpice

Analog Behavior
Modeling (ABM)

dies und das

Tipps und Tricks

PSpice-Links

PSpice-Literatur

Kontakt

Lösungen zu
den Aufgaben
des Buches
Robert Heinemanns PSPICE-Seiten



Durch Anklicken der folgenden (blauen) Links können Sie Simulationsbeispiele zu den wichtig- sten RC- und LC-Oszillatoren auswählen:

Osz1: Pierce-OszillatorOsz2: Wien-Brücken-OszillatorOsz3: RC-Phasenschieber-Oszillator
Osz4: Colpitts-OszillatorOsz5: Hartley-OszillatorOsz6: Meißner-Oszillator





Beispiel Osz5:
PSpice-Simulation eines Hartley-Oszillators

Im untenstehenden Bild ist ein Hartley-Oszillator dargestellt:

Schaltung
Bild 1: Schaltung eines Hartley-Oszillators

Da der virtuelle Oszillator nicht "wie im richtigen Leben", aus dem Rauschen der Schaltung anschwingen kann, wurde zur Erzeugung einer Einschaltstörung eine Spannungsquelle VPWL eingefügt. Mit den gegebenen Daten erzeugt VPWL, zum Zeitpunkt T1 = 1 ns beginnend, einen linearen Spannungsanstieg auf 0,5 V. Dieser Wert wird zum Zeitpunkt T2 = 2 ns erreicht. Danach fällt die Spannung wieder linear ab, bis sie zur Zeit T3 = 3 ns zu Null wird.

Bild 2 zeigt den Verlauf der Ausgangsspannung (Step Ceiling, bzw. Maximal Step Size = 5ns):


Ausgangsspannung
Bild 2: Ausgangsspannung des Hartley-Oszillators





Bild 3 zeigt einen Ausschnitt der Ausgangsspannung am Endes des Simulationsintervalls:


Ausgangsspannung, Ausschnitt
Bild 3: Ausgangsspannung des Hartley-Oszillators, Ausschnitt

Die Ausgangsspannung (Bild 3) sieht sehr ordentlich aus. Die Fourier-Analyse (Bild 4) bestätigt diesen Eindruck:


Bild 4: Fourier-Analyse der Ausgangsspannung des Hartley-Oszillators


Download der Simulationsdateien zum Hartley-Oszillator:

Falls Sie die Schaltung simulieren möchten, sich aber vor der Zeichenarbeit scheuen, oder falls Sie mit dem Simulationssetup nicht zurecht kommen, können Sie hier die Schaltung mit fertigem Simulationssetup im SCHEMATICS- oder im CAPTURE-Format herunterladen. Zur Simulation benötigen Sie die Euromodifikationen zu PSpice, die Bestandteil meines Buches sind.

Damit Sie nach der Simulation automatisch die vorgefertigten Probe-Diagramme erhalten, müssen Sie vor dem Start der Simulation in SCHEMATICS die Option ANALYSIS/PROBE SETUP/RESTORE LAST PROBE SESSION wählen, bzw in CAPTURE im Fenster SIMULATION SETTINGS die Option PROBE WINDOW/SHOW/LAST PLOT.


Für CAPTURE ab V10:
Laden Sie die unten angebotene selbstex- trahierende ZIP-Datei hartley_cap.exe herunter und starten Sie dann die Entpackung durch Doppelklick auf den Dateinamen. Das Entpackprogramm schlägt Ihnen zum Aufbewahren der entpackten Dateien den Ordner PSpice-Beispiele vor. Ein guter Vorschlag. Starten Sie anschließend aus CAPTURE heraus hartley.opj:

Laden Sie hier hartley_cap.exe (36 kB)


Für SCHEMATICS:
Laden Sie die unten angebotene selbstex- trahierende ZIP-Datei hartley_sch.exe herunter und starten Sie dann die Entpackung durch Doppelklick auf den Dateinamen. Das Entpackprogramm schlägt Ihnen zum Aufbewahren der entpackten Dateien den Ordner PSpice-Beispiele vor. Ein guter Vorschlag. Starten Sie anschließend aus SCHEMATICS heraus hartley.sch:

Laden Sie hier hartley_sch.exe (28 kB)



Zurück nach: oben