PSpice-Home

über PSpice

Simulation und
Messung im
Vergleich

PSpice-Beispiele
Gleichrichter
Spannungs-
verdoppler
Spannungs-
stabilisierung
BJT-Grund-
schaltungen
Fet-Grund-
schaltungen
OpAmp-Grund-
schaltungen
Kippstufen
NF-Endstufen
Oszillatoren
Filter
Regler und
Regelstrecken
Kennlinien
Konstantstrom-
quellen

Regelungstechnik
mit PSpice

Analog Behavior
Modeling (ABM)

dies und das

Tipps und Tricks

PSpice-Links

PSpice-Literatur

Kontakt

Lösungen zu
den Aufgaben
des Buches
Robert Heinemanns PSPICE-Seiten


Durch Anklicken der folgenden (blauen) Links können Sie Simulationsbeispiele zur Kennlinienaufnahme gängiger Halbleitertypen auswählen:

Ke1: N-Kanal-JFetKe2: P-Kanal-JFet
Ke3: N-Kanal-MOSFetKe4: P-Kanal-MOSFet
Ke5: NPN-BipolartransistorKe6: PNP-Bipolartransistor
Ke7: ThyristorKe8: Triac
Ke9: Dioden und Z-Dioden



Beispiel Ke2:
PSpice-Simulation der Kennlinien eines P-Kanal-JFet

Bild 1 zeigt eine Schaltung zur Aufnahme der Kennlinien des P-Kanal-JFet JbreakP aus der Bibliothek BREAKOUT von SCHEMATICS bzw. EBREAKOU von CAPTURE. Falls Sie die Kennlinien eines anderen P-Kanal-JFet aufnehmen wollen, brauchen Sie nur auf dem Schaltplan den JbreakP durch den gewünschten Transistor zu ersetzen.



Schaltung
Bild 1: Testschaltung zur Kennlinienaufnahme



Bild 2 zeigt als Ergebnis eines DC-Sweeps von Ugs in Verbindung mit einem Parametric Sweep von Uds die Eingangskennlinie des verwendeten P-Kanal-JFet JbrekP mit Uds = 0V ... -25V als Parameter.


Eingangskennlinie
Bild 2: Eingangskennlinie des P-Kanal-JFet JbreakP


Dass die Eingangskennlinie von Bild 2 keine Abhängigkeit von Uds zeigt, bedeutet keineswegs, dass diese Abhängigkeit nicht besteht. Es bedeutet nur, dass die Parameter zur Modellierung der Abhängigkeit der Eingangskennlinie von Uds in dem einfachen Breakout-Modell nicht gesetzt sind.

Bild 3 zeigt als Ergebnis eines DC-Sweeps von Uds in Verbindung mit einem Parametric Sweep von Ugs das Ausgangskennlinienfeld des Transistors mit Ugs = 0V ... 5V als Parameter.


Ausgangskennlinienfeld
Bild 3: Ausgangskennlinienfeld des P-Kanal-JFet JbreakP




Download der Dateien zur Simulation der Kennlinien eines P-Kanal-JFet:

Falls Sie die Schaltung simulieren möchten, sich aber vor der Zeichenarbeit scheuen, oder falls Sie mit dem Simulationssetup nicht zurecht kommen, können Sie hier die Schaltung von Bild 1 mit fertigem Simulationssetup im SCHEMATICS- oder im CAPTURE-Format herunterladen. Zur Simulation benötigen Sie die Euromodifikationen zu PSpice, die Bestandteil meines Buches sind.

Damit Sie nach der Simulation automatisch die vorgefertigten Probe-Diagramme erhalten, müssen Sie vor dem Start der Simulation in SCHEMATICS die Option ANALYSIS/PROBE SETUP/RESTORE LAST PROBE SESSION wählen, bzw in CAPTURE im Fenster SIMULATION SETTINGS die Option PROBE WINDOW/SHOW/LAST PLOT.

Für CAPTURE ab V10:
Laden Sie die unten angebotene selbstex- trahierende ZIP-Datei jfet_p_cap.exe herunter und starten Sie dann die Entpackung durch Doppelklick auf den Dateinamen. Das Entpackprogramm schlägt Ihnen zum Aufbewahren der entpackten Dateien den Ordner PSpice-Beispiele vor. Ein guter Vorschlag. Starten Sie anschließend aus CAPTURE heraus jfet_p.opj:

Laden Sie hier jfet_p_cap.exe (35 kB)


Für SCHEMATICS:
Laden Sie die unten angebotene selbstex- trahierende ZIP-Datei jfet_p_sch.exe herunter und starten Sie dann die Entpackung durch Doppelklick auf den Dateinamen. Das Entpackprogramm schlägt Ihnen zum Aufbewahren der entpackten Dateien den Ordner PSpice-Beispiele vor. Ein guter Vorschlag. Starten Sie dann aus SCHEMATICS heraus jfet_p_ein.sch zur Simulation der Eingangskennlinie und jfet_p_aus.sch zur Simulation der Ausgangskennlinie:

Laden Sie hier jfet_p_sch.exe (29 kB)



Zurück nach: oben